INF H131 Konfigurering av en FPGA (Kap 5) Konfigurasjons- bitstreng
INF H132 Hva trengs å konfigureres? 16 bit Valg av input Type flanketrigging, oppstartsverdi osv.
INF H133 LUT eksempel 1 I3 I1 I2 I0 O INIT=A8E INIT=A8E6 I0I2I1I3O A B sel1 sel0 FNT A B sel1 sel0 FNT A B sel1 sel0 FNT A 8 E 6 My Logic Selector This example shows manually how a complex logical function equivalent to 14 two-input gates and 5 inverters is formed into the initialisation attribute of a LUT. In the majority of cases this is performed automatically by synthesis tools and the implementation tools. Note that it doesn’t matter how simple or complex a function is, it is only limited by inputs. A simple AND gate will consume the same silicon resources as the most complicated set of gates provided that it has 4 or less inputs and 1 output. LUT4 Quiz: Hvis vi isteden har 3 innganger og har funksjonen FNT = (I0 and I2) or (I1 and I2). Hva blir INIT vektoren?
INF H134 LUT eksempel 2
INF H135 Konfigurasjonsmetoder JTAG kommer i tillegg til disse 4
INF H136 Seriell nedlasting
INF H137 Seriell nedlasting med FPGA som master Reset + klokkesignal fra FPGA
INF H138 “Daisy-chaining”
INF H139 Parallell nedlasting med FPGA som master
INF H1310 Parallell nedlasting med FPGA som master (Xilinx Platform Flash)
INF H1311 Parallell nedlasting med FPGA som slave
INF H1312 Nedlasting med JTAG-port