Effektforbruk og statisk CMOS INF3400 Del 8 Teori Effektforbruk og statisk CMOS
Statisk CMOS Gate strøm Komplementær CMOS Pseudo nMOS Ganged CMOS May 2004 Statisk CMOS Komplementær CMOS Pseudo nMOS Ganged CMOS Source Follower Kaskode Switch logikk Tidsforsinkelse Effektforbruk Dynamisk effekt Statisk effekt Switching Kortslutning Lekkasje AV strøm Diode strøm Gate strøm Svak inversjon Håvard Kolle Riis
Introduksjon til effektforbruk May 2004 Introduksjon til effektforbruk Effektforbruk: Statisk effektforbruk: AV strøm. Tunnellering. Pn-overganger. Lekkasje i transistorer som overstyres. Effektforbruk over en tidsperiode T: Gjennomsnittelig effektforbruk over en tidsperioden: Dynamisk effektforbruk: Opp- og utladning av kapasitanser. Kortslutningsstrøm. Håvard Kolle Riis
May 2004 Svak inversjon Korte kanaler og kraftig elektrisk felt gir ”drain induced barrier lowering” (DIBL): Når gate source spenningen er lavere enn terskelspenningen: der: Håvard Kolle Riis
Lekkasje i pn-overganger May 2004 Lekkasje i pn-overganger Håvard Kolle Riis
May 2004 Tunnellering Håvard Kolle Riis
Effektforbruk Effektforbruk: Statisk effektforbruk: AV strøm. May 2004 Effektforbruk Effektforbruk: Statisk effektforbruk: AV strøm. Tunnellering. Pn-overganger. Lekkasje i transistorer som overstyres. Effektforbruk over en tidsperiode T: Gjennomsnittelig effektforbruk over en tidsperioden: Dynamisk effektforbruk: Opp- og utladning av kapasitanser. Kortslutningsstrøm. Håvard Kolle Riis
Statisk effektforbruk May 2004 Statisk effektforbruk AV strøm: Statisk effektforbruk: Håvard Kolle Riis
Dynamisk effektforbruk May 2004 Dynamisk effektforbruk Gjennomsnittelig dynamisk effektforbruk: Inverter med last: Over tidsperioden T: Tar hensyn til aktivitet: Håvard Kolle Riis
May 2004 Pseudo nMOS Håvard Kolle Riis
Pseudo nMOS inverter Antar mn = 2mp og opptrekk ¼ av nedtrekk: May 2004 Pseudo nMOS inverter Antar mn = 2mp og opptrekk ¼ av nedtrekk: Antar Wn=Cinngang og Wp = Cgate_pMOS: Håvard Kolle Riis
Parasittisk tidsforsinkelse: May 2004 Parasittisk tidsforsinkelse: Håvard Kolle Riis
Pseudo nMOS NAND2 Dimmensjonering: Motstand i opptrekk: May 2004 Pseudo nMOS NAND2 Motstand i opptrekk: Dimmensjonering: Motstand i nedtrekk: Håvard Kolle Riis
May 2004 Logisk effort: Håvard Kolle Riis
Parasittisk tidsforsinkelse: May 2004 Parasittisk tidsforsinkelse: Håvard Kolle Riis
May 2004 Pseudo nMOS NOR Logisk effort: Håvard Kolle Riis
Parasittisk tidsforsinkelse: May 2004 Parasittisk tidsforsinkelse: Håvard Kolle Riis
Eksempel Parasittisk tidsforsinkelse: May 2004 Eksempel Parasittisk tidsforsinkelse: Gjennomsnittelig logisk effort for NOR port: Kjedeeffort: Optimal porteffort: Dette gir for NOR port: Optimal inngangskapasitans: Effektiv motstand: Total tidsforsinkelse: Håvard Kolle Riis
May 2004 Ganged CMOS Håvard Kolle Riis
May 2004 Håvard Kolle Riis
May 2004 Håvard Kolle Riis
Source følger opptrekkslogikk May 2004 Source følger opptrekkslogikk Håvard Kolle Riis
Kaskode spenning svitsj logikk May 2004 Kaskode spenning svitsj logikk NAND port Håvard Kolle Riis
May 2004 4 inngangs XNOR port Håvard Kolle Riis