INF3400 Del 5 Teori Statisk digital CMOS.

Presentasjon om: "INF3400 Del 5 Teori Statisk digital CMOS."— Utskrift av presentasjonen:

1 INF3400 Del 5 Teori Statisk digital CMOS

2 Elmore forsinkelsesmodell
May 2004 Forsinkelsesmodell: NAND3 NANDN: Håvard Kolle Riis

3 May 2004 NAND3 Utlegg Håvard Kolle Riis

4 May 2004 Håvard Kolle Riis

5 Parasittisk tidsforsinkelse:
May 2004 Eksempel NAND3 som skal drive h tilsvarende porter: Parasittisk tidsforsinkelse: Vi kaller diffusjonskapasitanser for parasittiske kapasitanser som bidrar til parasittisk tidsforsinkelse. Enkel RC modell: Elmore: Parasittisk tidsforsinkelse: Parasittisk tidsforsinkelse: Tidsforsinkelse (h=4): Tidsforsinkelse (h=4): Eksterne kapasitanser er definert som gatekapasitans for porter som skal drives. h=4: Håvard Kolle Riis

6 Elektrisk effort Logisk effort
May 2004 Elektrisk effort Logisk effort Vi kaller forholdet mellom ekstern last (kapasitans) og inngangslast for elektrisk effort. Dette forholdet kalles fanout og skrives som Ch. Vi kaller forholdet mellom en ports inngangskapasitans og inngangskapasitansen til en inverter som leverer samme utgangsstrøm for logisk effort g. Håvard Kolle Riis

7 May 2004 Vi definerer h som antallet identiske porter son en spesifikk port skal drive. Eksempel NAND3: Håvard Kolle Riis

8 Lineær forsinkelsesmodell
May 2004 Normalisert tidsforsinkelse: Parasittisk tidsforsinkelse Effort tidsforsinkelse Elektrisk effort h: Håvard Kolle Riis

9 May 2004 Logisk effort Vi kaller forholdet mellom en ports inngangskapasitans og inngangskapasitansen til en inverter som leverer samme utgangsstrøm for logisk effort g. Håvard Kolle Riis

10 Parasittisk tidsforsinkelse
May 2004 Parasittisk tidsforsinkelse Vi definerer parasittisk tidsforsinkelse som tidsforsinkelse i en port uten ekstern last. Antall innnganger Port 1 2 3 4 n Inverter NAND NOR Tristate 6 2n N- inngangs NAND port: I realiteten øker parasittisk tidsforsinkelse kvadratisk med antall innganger. INF3400/4400 Del 5 Statisk digital CMOS Håvard Kolle Riis

11 Stige- og falltidsforsinkelse for inngang
May 2004 Stige- og falltidsforsinkelse for inngang For en mer presis estimering av tidsforsinkelse må vi ta hensyn til stige- og falltidsforsinkelse på innganger. Tidsforsinkelse: Ingen tidsforsinkelse på inngangene Stige- eller falltidsforsinkelse for innganger Håvard Kolle Riis

12 Ulik transisjonstidspunkt for innganger
May 2004 Ulik transisjonstidspunkt for innganger Håvard Kolle Riis

13 MOS kapasitanser for inverter ved transisjon
May 2004 Håvard Kolle Riis

14 May 2004 Håvard Kolle Riis

15 Gate source kapasitans
May 2004 Håvard Kolle Riis

16 May 2004 Bootstrapping Spenningsendring: Håvard Kolle Riis

17 Tidsforsinkelse i en logisk port
May 2004 Tidsforsinkelse i en logisk port t er enhetsforsinkelse =3RC Logisk effort g = 1 Parasittisk tidsforsinkelse p = 1 Tidsforsinkelse: Håvard Kolle Riis

18 Tidsforsinkelse for port:
May 2004 Tidsforsinkelse for port: Tidsforsinkelse i oscillator: Frekvens: Håvard Kolle Riis