Tidsforsinkelse i logiske kjeder

Slides:



Advertisements
Liknende presentasjoner
Wyndor med variasjoner Ethvert LP problem vil falle i en av følgende kategorier: 1. Problemet har en (eller flere) optimalløsninger 2. Problemet har ingen.
Advertisements

Kap 4 Investment-consumption decision model
Side Av Karina Schjølberg
2008 INF3400 Interkonnekt Introduksjon INF3400 Interkonnekt Motstand i interkonnekt.
INF3400 Del 13 Teori Interkonnekt. Introduksjon INF3400 Interkonnekt Motstand i interkonnekt.
1 A 5 UKER B 10 UKER C 12 UKER D 8 UKER E 6 UKER AKTIVITET (t) ESEF FL LS LF Vi har et nettverk med 5 aktiviteter A, B, C, D og E. Aktivitetene.
1: Markedsleie for hybler og leiligheter i Oslo tredje kvartal 2006.
Teknikker for å bedre design- prosessen -Design by contract -Prototyping design -Fault-tree analyses.
1: Markedsleie Markedsleie for hybler og leiligheter i Oslo første kvartal 2007.
Forelesning nr.10 INF 1411 Elektroniske systemer
2007 INF3400/4400 våren 2007 Tidsforsinkelse i logiske kjeder Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede:
Tidsforsinkelse i kjede av logiske porter
INF3400 Del 4 Moderne MOS transistor modell, transient simulering og enkle utleggsregler.
INF3400 Del 4 Moderne MOS transistor modell, transient simulering og enkle utleggsregler.
INF3400 Del 11 Teori Latcher og vipper.
2008 INF3400 Latcher og vipper Konvensjonelle CMOS latcher Problemer: 1.Terskelfall 2.Ukjent last 3.Ukjent drivegenskaper Definert drivegenskaper Definert.
Magnus Haug Algoritmer og Datastrukturer
INF3400 Del 5 Løsningsforslag Statisk digital CMOS.
INF3400 Del 10 Løsningsforslag Sekvensielle kretser.
INF3400/4400 Effektforbruk og statisk CMOS
2007 INF3400/4400 våren 2007 Effektforbruk og statisk CMOS Svak inversjon Når gate source spenningen er lavere enn terskelspenningen: der: Korte kanaler.
INF3400/4400 våren 2007 Grunnleggende digital CMOS
INF1400 – Kap 10 CMOS Teknologi. Hovedpunkter MOS transistoren Komplementær MOS (CMOS) CMOS teknologiutvikling CMOS eksempler - Inverter - NAND / NOR.
INF3400 Del 1 Oppgaver Grunnleggende Digital CMOS.
Effektforbruk og statisk CMOS
INF3400 Del 8 Effektforbruk og statisk CMOS. Introduksjon til effektforbruk Effektforbruk: Effektforbruk over en tidsperiode T: Gjennomsnittelig effektforbruk.
INF3400 Del 6 Tidsforsinkelse i logiske kjeder. Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede: Forgreiningseffort:
Enkel elektrisk transistor modell og introduksjon til CMOS prosess
Boolsk Algebra og Logiske Porter
Simulering, syntese og verifikasjon (Max kap. 19)
INF3400 Del 5 Teori Statisk digital CMOS. Elmore forsinkelsesmodell NAND3 RC modell: RC modell NANDN: Forsinkelsesmodell:
INF3400 Del 5 Statisk digital CMOS. Elmore forsinkelsesmodell NAND3 RC modell: RC modell NANDN: Forsinkelsesmodell:
2008 INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V DD s = source g = gate d = drain Source terminal.
2008 INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V DD s = source g = gate d = drain Source terminal.
2008 INF3400 Del 10 Sekvensielle kretser Introduksjon til sekvensielle kretser.
2007 INF3400/4400 våren 2007 Sekvensielle kretser Introduksjon til sekvensielle kretser.
INF3400 Del 10 Sekvensielle kretser. Introduksjon til sekvensielle kretser.
INF3400 Del 9 Dynamisk CMOS. Introduksjon til dynamisk CMOS KomplementærPseudo nMOSDynamisk ” Footed ” dynamisk.
INF3400 Del 9 Teori Dynamisk CMOS. Introduksjon til dynamisk CMOS Komplement ær Pseudo nMOS Dynamisk ”Footed” dynamisk.
INF3400 Del 3,4,5-8 Repetisjon Statisk digital CMOS.
INF3400 Del 12 Oppgaver Passtransistor- og differensiell CMOS logikk.
INF3400 Del 8 Oppgaver Effektforbruk og statisk CMOS.
2008 INF3400/4400 Del 5 Statisk digital CMOS Elmore forsinkelsesmodell NAND3 RC modell: RC modell NANDN: Forsinkelsesmodell:
2009 INF3400 Passtransistor- og differensiell CMOS logikk CMOS med transmisjonsporter.
2008 INF3400 Latcher og vipper CMOS med transmisjonsporter.
INF3400 Del 9-12 Repetisjon Dynamisk CMOS og sekvensielle kretser.
INF3400 Del 8 Teori Effektforbruk og statisk CMOS.
2008 INF3400/4400 Del 3 Utvidet transistormodell og DC karakteristikk for inverter og pass transistor CMOS inverter og DC karakteristikk CMOS inverter:
Eksamensforelesning TDT4105 Didrik Lindberg Roest MTKJ.
INF1400 – Kap 1 Digital representasjon og digitale porter
INF3400 Del 1 Teori Grunnleggende Digital CMOS. INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V.
INF3400 Del 1 Teori og oppgaver Grunnleggende Digital CMOS.
Introduksjon til dynamisk CMOS
Tidsforsinkelse i logiske kjeder
INF3400 Del 11 Teori Latcher og vipper.
x x x La barna ta portrettbilder av hverandre.
INF3400 Del 11 Teori Latcher og vipper.
Grunnleggende Digital CMOS
INF3400 Del 10 Teori Sekvensielle kretser.
Introduksjon til dynamisk CMOS
Tidsforsinkelse i logiske kjeder
INF3400/4400 Effektforbruk og statisk CMOS
INF3400 Del 5 Teori Statisk digital CMOS.
INF3400 Del 9 Oppgaver Dynamisk CMOS.
Av Finn Haugen IA3112 Automatiseringsteknikk og EK3112 Automatiseringsteknikk for elkraft Høstsemesteret 2013 Prosessdynamikk Av Finn.
Grunnleggende Digital CMOS
Grafen til kvadratiske funksjoner
INF3400 Del 5 Teori Statisk digital CMOS.
INF3400 Del 9 Teori Dynamisk CMOS.
Av Finn Aakre Haugen IA3112 Automatiseringsteknikk og EK3112 Automatiseringsteknikk for elkraft Høstsemesteret 2018 Prosessdynamikk.
Utskrift av presentasjonen:

Tidsforsinkelse i logiske kjeder INF3400 Del 6 Oppgaver Tidsforsinkelse i logiske kjeder

May 2004 Eksamensoppgave 2005 Finn logisk effort for portene og kjeden. Anta at utgangen Y skal drive 4 enhetsinvertere. Finn elektrisk effort for portene og kjeden. Hva blir kjedens effort F? Logisk effort i kjede: Elektrisk effort i kjede: Kjedens effort: Håvard Kolle Riis

May 2004 Eksamensoppgave 2005 Hva blir optimale port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og minimum kjedeforsinkelse. Anta videre at parasittisk tidsforsinkelse skal utgjøre halvparten av minimum kjedeforsinkelse. Finn en verdi for x slik at parasittisk tidsforsinkelse utgjør halvparten av minimum kjedeforsinkelse. Setter P = D/2: Optimal porteffort: Minimum kjedeforsinkelse: Parasittisk tidsforsinkelse: Håvard Kolle Riis

Eksamensoppgave 2005 May 2004 Finn transistorstørrelser som gir minimum kjedeforsinkelse når parasittisk kjedeforsinkelse er halvparten av minimum kjedeforsinkelse. Optimal porteffort: Fortsetter med z: Starter ved utgangen og finner transistorstørrelser: Fortsetter med y: Kontrollerer for x: Håvard Kolle Riis

Prøveeksamen 2005 May 2004 Finn logisk effort for portene og kjeden. Anta at utgangenY skal drive 4 enhetsinvertere. Finn elektrisk effort for kjeden.Hva blir kjedens effort F? Logisk effort i kjede: Elektrisk effort i kjede: Kjedens forgreiningseffort: Kjedens effort: Håvard Kolle Riis

May 2004 Prøveeksamen 2005 Hva blir optimal port effort for kjeden? Finn kjedens parasittiske tidsforsinkelse og minimum kjedeforsinkelse. Anta videre at parasittisk tidsforsinkelse skal utgjøre halvparten av minimum kjedeforsinkelse. Finne en verdi for x slik at parasittisk tidsforsinkelse utgjør halvparten av minimum kjedeforsinkelse. Optimal porteffort: Minimum kjedeforsinkelse: Parasittisk tidsforsinkelse: Setter P = D/2: Håvard Kolle Riis

May 2004 Oppgave 6.3 Tegn sjematikk for en 12inngangs OR port implementert med NAND og NOR porter med maksimalt 3 innganger hver. Håvard Kolle Riis

May 2004 Oppgave 6.10 Tegn sjematikk for HI-skew og LO-skew 3inngangs NAND og NOR porter. Hva er logisk effort for portene for kritisk transisjon? Håvard Kolle Riis