INF3400 Del 10 Sekvensielle kretser. Introduksjon til sekvensielle kretser.

Slides:



Advertisements
Liknende presentasjoner
12.Studienreise nach Finnland,
Advertisements

”Til Start” Treningsprogram for unghest
Kapittel 7 Vekst og modellfunksjoner Bård Knudsen.
HVORDAN LYKKES MED SOSIALE MEDIER. Pr. midten av juli ,627 millioner brukere i Norge. (stagnasjon de siste mnd.) 74 % i alderssegmentene
KM Antall daglige lyttere Kilde: TNS Gallup PPM Det er aldri målt så mange daglige lyttere på radio som i 2011 etter overgangen til PPM-målingen.
Tid som yrkesaktiv og pensjonist Inntreden i yrkeslivet.
Det beste valget innen skjønnhetsutstyr
Managerial Decision Modeling Cliff Ragsdale 6. edition Rasmus RasmussenBØK350 OPERASJONSANALYSE1 Chapter 5 Network Modeling.
Kap. 3: Beslutningsanalyse
2008 INF3400 Interkonnekt Introduksjon INF3400 Interkonnekt Motstand i interkonnekt.
INF3400 Del 13 Teori Interkonnekt. Introduksjon INF3400 Interkonnekt Motstand i interkonnekt.
Introforelesning Semesteroppgave om Dampturbin
LOG530 Distribusjonsplanlegging
Intervallarbeid Naturlig intervalltrening:
Anne - med lovens minimum  Anne har i lønn  Folketrygden betaler mindre i pensjon jo høyere lønn man har  Anne får bare 42 % av lønn i folketrygd.
Utfordringen Tidligere presentert: Best case: Bufferfond mill i minus i 2012 Worst case: Bufferfond 1 milliard i minus i 2012 Anslag pr 20. mai:
De 100 mest brukte ordene i bøker i klasse..
Program Karrieresenteret i Vesterålen Arbeidsmarkedet Nettsteder til bruk i karriereveiledninga Muligheter i ungdomsskole og vgo til helt eller delvis.
PRINTER NORGE AS -Tillegg pris per kopi driftsavtale color, mono og multifunksjonsskrivere.
”UV-viser” for sydligere breddegrader. Radius på sirklene for hver UV-indeks, for 350 DU (normalt tykt for sommer i Norge) og 5% overflate refleks.
PROSJEKT: UADRESSERT REKLAME Omnibus: 23. august – 30 august 2006
2007 INF3400/4400 våren 2007 Tidsforsinkelse i logiske kjeder Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede:
Tidsforsinkelse i kjede av logiske porter
Tidsforsinkelse i logiske kjeder
INF3400 Del 4 Moderne MOS transistor modell, transient simulering og enkle utleggsregler.
INF3400 Del 4 Moderne MOS transistor modell, transient simulering og enkle utleggsregler.
INF3400 Del 11 Teori Latcher og vipper.
2008 INF3400 Latcher og vipper Konvensjonelle CMOS latcher Problemer: 1.Terskelfall 2.Ukjent last 3.Ukjent drivegenskaper Definert drivegenskaper Definert.
100 lure ord å lære.
INF3400 Del 5 Løsningsforslag Statisk digital CMOS.
ENDRINGER I NASJONALE PRØVER ― Ny skala og måling av utvikling over tid Per Kristian Larsen Vurdering 2.
INF3400 Del 10 Løsningsforslag Sekvensielle kretser.
INF3400/4400 Effektforbruk og statisk CMOS
2007 INF3400/4400 våren 2007 Effektforbruk og statisk CMOS Svak inversjon Når gate source spenningen er lavere enn terskelspenningen: der: Korte kanaler.
INF3400/4400 våren 2007 Grunnleggende digital CMOS
ENDRINGER I NASJONALE PRØVER ― Ny skala og måling av utvikling over tid Per Kristian Larsen, Vurdering 2.
Effektforbruk og statisk CMOS
INF3400 Del 8 Effektforbruk og statisk CMOS. Introduksjon til effektforbruk Effektforbruk: Effektforbruk over en tidsperiode T: Gjennomsnittelig effektforbruk.
INF3400 Del 6 Tidsforsinkelse i logiske kjeder. Tidsforsinkelse i kjede av logiske porter Logisk effort i kjede: Elektrisk effort i kjede: Forgreiningseffort:
Enkel elektrisk transistor modell og introduksjon til CMOS prosess
Den analoge verden blir digitalisert
DIGITALE kretser og systemer
Vekselstrøm / spenning – AC = Alternating Current / spenning
Introduksjon til del IV strategiledelse - hoshin
Simulering, syntese og verifikasjon (Max kap. 19)
INF3400 Del 5 Statisk digital CMOS. Elmore forsinkelsesmodell NAND3 RC modell: RC modell NANDN: Forsinkelsesmodell:
2008 INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V DD s = source g = gate d = drain Source terminal.
2008 INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V DD s = source g = gate d = drain Source terminal.
2008 INF3400 Del 10 Sekvensielle kretser Introduksjon til sekvensielle kretser.
2007 INF3400/4400 våren 2007 Sekvensielle kretser Introduksjon til sekvensielle kretser.
INF3400 Del 9 Dynamisk CMOS. Introduksjon til dynamisk CMOS KomplementærPseudo nMOSDynamisk ” Footed ” dynamisk.
INF3400 Del 9 Teori Dynamisk CMOS. Introduksjon til dynamisk CMOS Komplement ær Pseudo nMOS Dynamisk ”Footed” dynamisk.
INF3400 Del 3,4,5-8 Repetisjon Statisk digital CMOS.
2008 INF3400/4400 Del 5 Statisk digital CMOS Elmore forsinkelsesmodell NAND3 RC modell: RC modell NANDN: Forsinkelsesmodell:
2008 INF3400 Latcher og vipper CMOS med transmisjonsporter.
INF3400 Del 9-12 Repetisjon Dynamisk CMOS og sekvensielle kretser.
INF3400 Del 8 Teori Effektforbruk og statisk CMOS.
INF3400 Del 1 Teori Grunnleggende Digital CMOS. INF3400 Grunnleggende digital CMOS Transistor som bryter PÅAV PÅAV Logisk 0 = gnd (V SS ) Logisk 1 = V.
Hvordan beregne maks puls
Introduksjon til dynamisk CMOS
Tidsforsinkelse i logiske kjeder
INF3400 Del 11 Teori Latcher og vipper.
INF3400 Del 11 Teori Latcher og vipper.
Grunnleggende Digital CMOS
INF3400 Del 10 Teori Sekvensielle kretser.
Introduksjon til dynamisk CMOS
Tidsforsinkelse i logiske kjeder
INF3400 Del 9 Oppgaver Dynamisk CMOS.
Grunnleggende Digital CMOS
INF3400 Del 9 Teori Dynamisk CMOS.
Utskrift av presentasjonen:

INF3400 Del 10 Sekvensielle kretser

Introduksjon til sekvensielle kretser

Sekvenseringsmetoder Vipper Vipper er i seg selv ikke transparente.

Lacher Latcher er i seg selv delvis transparente.

Lacher som styres av pulser Reduserer latchenes transparente periode.

Vipper lages av latcher

Timing for kombinatorisk logikk Timing for vipper Term tpdPropageringsforsinkelse tcdContamination forsinkelse tccqKlokke til Q cont. forsinkelse tpcqKlokke til Q prop. forsinkelse tsetupSetup tid tholdHold tid

INF3400 Del 10 Sekvensielle kretser

Timing for latcher Term tpdqD til Q prop. forsinkelse tcdqD til Q cont. forsinkelse tccqKlokke til Q cont. forsinkelse tpcqKlokke til Q prop. forsinkelse tsetupSetup tid tholdHold tid

Begrensning for maks tidsforsinkelse Klokke til Q propagering forsinkelse: Vippe

Latch

Puls styrt latch

INF3400 Del 10 Sekvensielle kretser Oppgave 7.1 TermVippeLatch t ccq 35ps t pcq 50ps t pdq 40ps t setup 65ps25ps t hold 30ps Anta parameterverdier som gitt i tabellen under. Finn maksimal propageringsforsinkelse innenfor en 500ps klokkeperiode for de følgende sekvenseringssystemene: 1. Vipper. 2. To-fase transparente latcher. 3. Latcher styrt med pulser med bredde lik 80ps. Anta at det ikke er klokke-skew. Vipper 2 fase latch Latch styrt av pulser

Begrensning for minimum tidsforsinkelse Vippe

Latch

Latch styrt av puls

Fordeling av tid mellom klokkefasene

Latch styrt av puls

Klokke skew

Oppgave 7.2 TermVippeLatch t ccq 35ps t pcq 50ps t pdq 40ps t setup 65ps25ps t hold 30ps Anta parameterverdier som gitt i tabellen under. Finn maksimal propageringsforsinkelse innenfor en 500ps klokkeperiode for de følgende sekvenseringssystemene: 1. Vipper. 2. To-fase transparente latcher. 3. Latcher styrt med pulser med bredde lik 80ps. Anta at klokke-skew kan være 50ps. Vipper 2 fase latch Latch styrt av pulser

Oppgave 7.3 Bestem minimum logisk contamination forsinkelse for hver klokkeperiode (halve klokkeperioden for to-fase latcher) for følgende sekvenseringsmetoder: 1. Vipper. 2. To-fase transparente latcher med klokkesignaler med 50% duty cycle. 3. To-fase transparente latcher med klokkesignaler med ikkeoverlappende tidsperiode på 60ps. 4. Latcher styrt med pulser med bredde lik 80ps. Anta at det ikke er klokke-skew. VipperLatcherLatcher styrt av pulser