Presentasjon lastes. Vennligst vent

Presentasjon lastes. Vennligst vent

INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO.

Liknende presentasjoner


Presentasjon om: "INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO."— Utskrift av presentasjonen:

1 INF H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO

2 INF H132 Parallell vs. seriekommunikasjon

3 INF H133 Differensielle ledningspar

4 INF H134 Figure FPGA som grensesnitt mellom to standarder

5 INF H135 Figure Forvrengning/demping av signal

6 INF H136 Figure Sending av signal med etterfølgende like verdier

7 INF H137 Figure Transceiver blokk

8 INF H138 Et antall transceiver blokker

9 INF H139 Konfigurerbare parametre Differensielle signaler Termineringsmotstander ”Comma” tegn Pre-emphasis Utgjevning (equalization) Nødvendig pga forskjellige kommunikasjonsstandarder og for å oppnå høyest mulig datarate.

10 INF H1310 Figure Klokkegjenvinning

11 INF H1311 Figure Pre-emphasis

12 INF H1312 Figure Utgjevning

13 INF H1313 Figure Sampling av innkommende signal

14 INF H1314 Klokkejitter Klokkejitter: Kortvarig avvik i signaltransisjoner (flanker) i forhold til ideelt tidspunkt.

15 INF H1315 Figure Øyediagram

16 INF H1316 Noen spørsmål 1.Hvorfor er seriekommunikasjon bedre enn parallellkommunikasjon? Mange inn/ut pinner kreves (og dermed mange ledningsbaner mellom enheter). Vanskelig å oppfylle krav til lik lederlenge/impedans. Begrenset lengde på forbindelse ved parallellkommunikasjon. 2.Må en håndtere serieformat i FPGAen? Nei, transceiver blokk konverterer til parallelt format. 3.Hvorfor må en programmere parametre for serielinker? Kommunikasjonsstandarder har forskjellige krav. For å oppnå høyest mulig datarate. 4.Hvor samples det i en seriestrøm? I senter av hvert bit.

17 INF H1317 Rekonfigurering av FPGA (kap. 22)

18 INF H1318 Figure Dynamisk rekonfigurering av forbindelser

19 INF H1319 Figure Dynamisk rekonfigurering av FPGA Virtuell maskinvare

20 INF H1320 Virtuell maskinvare Er en type beregning med rekonfigurering av FPGA. Individuelle deler av den virtuelle maskinvaren kan rekonfigureres dynamisk. En krets basert på virtuell maskinvare kan utføre langt større oppgaver enn den tilsynelatende har logikk til. Den kan også ha andre fordeler som raskere utføring og mindre effektforbruk. Hovedutfordringen er lang rekonfigureringstid for dagens FPGAer.

21 FPGA-forum Run-Time Reconfigurable Hardware (Ikke pensum) October 25, 09:00 – 10:00 Track 1 FPGA-forum 2007 Jim Tørresen University of Oslo, Norway

22 FPGA-forum FPGA for data processing Processor RAM FPGA Traditional system FPGA RAM Processor FPGA based system Configuration

23 FPGA-forum Performance comparison (Nallatech)

24 FPGA-forum Functions well suited to FPGA acceleration Searching Sorting Signal processing Audio/video/image manipulation Encryption Error correction Coding/decoding Network packet processing Data analysis (oil, gas, finance)

25 FPGA-forum Processor versus FPGA Processor Program memory SRAM program memory Program loaded at startup Complete program in internal or external memory No swapping to other programs Processor technology ~1985 FPGA technology 2007! External program memory

26 FPGA-forum Content What is reconfigurable computing? Commercial reconfigurable devices FPGA-based co-processor boards FPGAs in high-performance computing Research in reconfigurable computing

27 FPGA-forum Degrees of reconfigurable computing Static: Configuration is never changed after product is shipped. Upgrade: Configuration is changed from time to time for bug fix or functional upgrade. Run-time: A set of configurations (multi- context) are available which the FPGA switch between at run-time.

28 FPGA-forum Run-time reconfiguration of FPGA

29 FPGA-forum Why apply run-time reconfigurable computing Physical hardware is smaller than the reconfigurable logic resources required Space reduction Cost reduction Power consumption reduced Computational speedup Incorporating new data/patterns realized in reconfigurable logic

30 FPGA-forum Run-time reconfiguration Space/power/cost optimization: Reconfigure for change in function, protocol, standard etc Infrequent reconfiguration Speed optimization: Reconfigure within a function or task Frequent reconfiguration

31 FPGA-forum Challenges of run-time reconfiguration Long time required for reconfiguration. Interfacing between modules and different configurations if they need to communicate. Avoid the system from being inactive during reconfiguration. Avoid failure in operation during reconfiguration. Provide predictability for safety critical systems.

32 FPGA-forum Bitstream sizes for Virtex FPGAs [Sed06]

33 FPGA-forum Models of reconfiguration [Com02] Full reconfiguration Partial reconfiguration Xilinx Virtex-2, Virtex 2Pro, Virtex-4/5 Atmel AT40K, AT6000 series, FPSLIC Multi-context devices IPFlex Elixent NEC DRP

34 FPGA-forum Summary Why apply reconfigurable computing: Space/power/cost optimization: Reconfigure for change in function, protocol, standard etc Infrequent reconfiguration Speed optimization: Frequent reconfiguration or infrequent reconfiguration Incorporating new data/patterns realized in reconfigurable logic Industry has started to apply reconfigurable computing.


Laste ned ppt "INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO."

Liknende presentasjoner


Annonser fra Google