Presentasjon lastes. Vennligst vent

Presentasjon lastes. Vennligst vent

INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO.

Liknende presentasjoner


Presentasjon om: "INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO."— Utskrift av presentasjonen:

1 INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO

2 INF3430 - H132 Parallell vs. seriekommunikasjon

3 INF3430 - H133 Differensielle ledningspar

4 INF3430 - H134 Figure 21-05 FPGA som grensesnitt mellom to standarder

5 INF3430 - H135 Figure 21-06 Forvrengning/demping av signal

6 INF3430 - H136 Figure 21-07 Sending av signal med etterfølgende like verdier

7 INF3430 - H137 Figure 21-08 Transceiver blokk

8 INF3430 - H138 Et antall transceiver blokker

9 INF3430 - H139 Konfigurerbare parametre Differensielle signaler Termineringsmotstander ”Comma” tegn Pre-emphasis Utgjevning (equalization) Nødvendig pga forskjellige kommunikasjonsstandarder og for å oppnå høyest mulig datarate.

10 INF3430 - H1310 Figure 21-12 Klokkegjenvinning

11 INF3430 - H1311 Figure 21-10 Pre-emphasis

12 INF3430 - H1312 Figure 21-11 Utgjevning

13 INF3430 - H1313 Figure 21-13 Sampling av innkommende signal

14 INF3430 - H1314 Klokkejitter Klokkejitter: Kortvarig avvik i signaltransisjoner (flanker) i forhold til ideelt tidspunkt.

15 INF3430 - H1315 Figure 21-15 Øyediagram

16 INF3430 - H1316 Noen spørsmål 1.Hvorfor er seriekommunikasjon bedre enn parallellkommunikasjon? Mange inn/ut pinner kreves (og dermed mange ledningsbaner mellom enheter). Vanskelig å oppfylle krav til lik lederlenge/impedans. Begrenset lengde på forbindelse ved parallellkommunikasjon. 2.Må en håndtere serieformat i FPGAen? Nei, transceiver blokk konverterer til parallelt format. 3.Hvorfor må en programmere parametre for serielinker? Kommunikasjonsstandarder har forskjellige krav. For å oppnå høyest mulig datarate. 4.Hvor samples det i en seriestrøm? I senter av hvert bit.

17 INF3430 - H1317 Rekonfigurering av FPGA (kap. 22)

18 INF3430 - H1318 Figure 22-02 Dynamisk rekonfigurering av forbindelser

19 INF3430 - H1319 Figure 22-03 Dynamisk rekonfigurering av FPGA Virtuell maskinvare

20 INF3430 - H1320 Virtuell maskinvare Er en type beregning med rekonfigurering av FPGA. Individuelle deler av den virtuelle maskinvaren kan rekonfigureres dynamisk. En krets basert på virtuell maskinvare kan utføre langt større oppgaver enn den tilsynelatende har logikk til. Den kan også ha andre fordeler som raskere utføring og mindre effektforbruk. Hovedutfordringen er lang rekonfigureringstid for dagens FPGAer.

21 FPGA-forum 2007 21 Run-Time Reconfigurable Hardware (Ikke pensum) October 25, 09:00 – 10:00 Track 1 FPGA-forum 2007 Jim Tørresen University of Oslo, Norway http://www.ifi.uio.no/~jimtoer jimtoer@ifi.uio.no

22 FPGA-forum 2007 22 FPGA for data processing Processor RAM FPGA Traditional system FPGA RAM Processor FPGA based system Configuration

23 FPGA-forum 2007 23 Performance comparison (Nallatech)

24 FPGA-forum 2007 24 Functions well suited to FPGA acceleration Searching Sorting Signal processing Audio/video/image manipulation Encryption Error correction Coding/decoding Network packet processing Data analysis (oil, gas, finance)

25 FPGA-forum 2007 25 Processor versus FPGA Processor Program memory SRAM program memory Program loaded at startup Complete program in internal or external memory No swapping to other programs Processor technology ~1985 FPGA technology 2007! External program memory

26 FPGA-forum 2007 26 Content What is reconfigurable computing? Commercial reconfigurable devices FPGA-based co-processor boards FPGAs in high-performance computing Research in reconfigurable computing

27 FPGA-forum 2007 27 Degrees of reconfigurable computing Static: Configuration is never changed after product is shipped. Upgrade: Configuration is changed from time to time for bug fix or functional upgrade. Run-time: A set of configurations (multi- context) are available which the FPGA switch between at run-time.

28 FPGA-forum 2007 28 Run-time reconfiguration of FPGA

29 FPGA-forum 2007 29 Why apply run-time reconfigurable computing Physical hardware is smaller than the reconfigurable logic resources required Space reduction Cost reduction Power consumption reduced Computational speedup Incorporating new data/patterns realized in reconfigurable logic

30 FPGA-forum 2007 30 Run-time reconfiguration Space/power/cost optimization: Reconfigure for change in function, protocol, standard etc Infrequent reconfiguration Speed optimization: Reconfigure within a function or task Frequent reconfiguration

31 FPGA-forum 2007 31 Challenges of run-time reconfiguration Long time required for reconfiguration. Interfacing between modules and different configurations if they need to communicate. Avoid the system from being inactive during reconfiguration. Avoid failure in operation during reconfiguration. Provide predictability for safety critical systems.

32 FPGA-forum 2007 32 Bitstream sizes for Virtex FPGAs [Sed06]

33 FPGA-forum 2007 33 Models of reconfiguration [Com02] Full reconfiguration Partial reconfiguration Xilinx Virtex-2, Virtex 2Pro, Virtex-4/5 Atmel AT40K, AT6000 series, FPSLIC Multi-context devices IPFlex Elixent NEC DRP

34 FPGA-forum 2007 34 Summary Why apply reconfigurable computing: Space/power/cost optimization: Reconfigure for change in function, protocol, standard etc Infrequent reconfiguration Speed optimization: Frequent reconfiguration or infrequent reconfiguration Incorporating new data/patterns realized in reconfigurable logic Industry has started to apply reconfigurable computing.


Laste ned ppt "INF3430 - H131 Nye FPGA egenskaper (Max kap.21-22) Design med høyhastighets serielinker Beregning med rekonfigurering av FPGA Innhold: Xilinx RocketIO."

Liknende presentasjoner


Annonser fra Google