Laste ned presentasjonen
Presentasjon lastes. Vennligst vent
PublisertÅshild Karlsen Endret for 9 år siden
1
INF3430 - H131 Konfigurering av en FPGA (Kap 5) 0100010111010110001010010011101 Konfigurasjons- bitstreng
2
INF3430 - H132 Hva trengs å konfigureres? 16 bit Valg av input Type flanketrigging, oppstartsverdi osv.
3
INF3430 - H133 LUT eksempel 1 I3 I1 I2 I0 O INIT=A8E6 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 INIT=A8E6 I0I2I1I3O A B sel1 sel0 FNT A B sel1 sel0 FNT 01100111000101010110011100010101 00 11 10 01 A B sel1 sel0 FNT A 8 E 6 My Logic Selector This example shows manually how a complex logical function equivalent to 14 two-input gates and 5 inverters is formed into the initialisation attribute of a LUT. In the majority of cases this is performed automatically by synthesis tools and the implementation tools. Note that it doesn’t matter how simple or complex a function is, it is only limited by inputs. A simple AND gate will consume the same silicon resources as the most complicated set of gates provided that it has 4 or less inputs and 1 output. LUT4 Quiz: Hvis vi isteden har 3 innganger og har funksjonen FNT = (I0 and I2) or (I1 and I2). Hva blir INIT vektoren?
4
INF3430 - H134 LUT eksempel 2
5
INF3430 - H135 Konfigurasjonsmetoder JTAG kommer i tillegg til disse 4
6
INF3430 - H136 Seriell nedlasting
7
INF3430 - H137 Seriell nedlasting med FPGA som master Reset + klokkesignal fra FPGA
8
INF3430 - H138 “Daisy-chaining”
9
INF3430 - H139 Parallell nedlasting med FPGA som master
10
INF3430 - H1310 Parallell nedlasting med FPGA som master (Xilinx Platform Flash)
11
INF3430 - H1311 Parallell nedlasting med FPGA som slave
12
INF3430 - H1312 Nedlasting med JTAG-port
Liknende presentasjoner
© 2024 SlidePlayer.no Inc.
All rights reserved.